2024년도 반도체분야 신규지원 대상 연구개발과제 안내문(재공고)

① 화합물전력반도체고도화기술개발 (상용화소자 및 모듈)

(단위: 월, 백만원)

번호	RFP명	과제 성격	개발기간	‘24년 출연금	주관기관	과제 유형	기술료 징수여부	자율성트랙	특이 사항
1	친환경·고효율 에너지 산업용 1200V급 SiC MOSFET 상용화 소자개발	지정공모	33	800	영리기관	혁신제품	징수	일반

② 차세대지능형반도체기술개발(설계,제조) (시스템반도체상용화설계)

(단위: 월, 백만원)

번호	RFP명	과제 성격	개발기간	‘24년 출연금	주관기관	과제 유형	기술료 징수여부	자율성트랙	특이 사항
1	초소형/고화질 3D 내시경용 CMOS 영상센서	품목(핵심)	33	600	중소중견	혁신제품	징수	일반	수요연계
2	디지털 치과 응용 경량 인공지능 SoC 기반 지능형 스캐너 플랫폼	품목(핵심)	33	600	중소중견	혁신제품	징수	일반

③ 민관공동투자반도체고급인력양성

(단위: 월, 백만원)

번호	과제명	과제 성격	개발기간	‘24년 출연금	주관기관	과제 유형	기술료 징수여부	자율성트랙	특이 사항
1	LLM 가속을 위한 CXL 기반 PNM 아키텍처 및 시뮬레이션 플랫폼 개발	품목(핵심)	33	150	비영리	원천기술	비징수	일반

①

화합물전력반도체고도화기술개발 (상용화소자 및 모듈)

관리번호

화합물상용-지정-02

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

과제유형

□ 원천기술   ■ 혁신제품

반도체소자 및 시스템

중전기기

융합유형

■ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  □ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형R&D  □ 복수형 R&D □ 국가핵심기술  □ 서비스형  □ 안전과제  □ 탄소중립  □ 국제공동 R&D □ 원스톱형  □ 통합형  ■ 초격차

R&D

자율성트랙유형

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

과제명

친환경·고효율 에너지 산업용 1200V급 SiC MOSFET 상용화 소자개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 5단계 〜 [종료] 8단계)

8

5

4

1

9

9

9

0

0

0

1. 개념 및 정의

ㅇ 산업·에너지 분야 적용을 위한 SiC 전력반도체 소자 양산화 기술 개발

- 태양광·풍력등 친환경 에너지 및 산업용 전기기기에 적합한 1200V급 SiC 전력반도체 소자

2. 연구목표 및 내용

□ 1200V/13mΩ, 21mΩ, 45mΩ급 SiC MOSFET 기술 개발

ㅇ 온-저항을 최소화를 위한 구조 최적화 및 제품 상용화 개발

ㅇ 국제인증(JEDEC, JC-70.2 포함) 기준에 적합한 신뢰성 확보

ㅇ 제품 상용화를 위한 공정 안정화 및 수율 확보

ㅇ 정량적 목표

핵심 기술/제품 성능지표		단위	달성목표	국내최고 수준	세계최고수준 (미국, WolfSpeed)
1	항복전압	V	≥ 1200	≥ 1200	1200V
2	온저항 (at VGS=15V)	mΩ	≤ 13	21 & 40 (@VGS=18V)	≤ 13
			≤ 21		≤ 21
			≤ 45		≤ 45
3	Gate-Source Continuous Voltage	V	≤ -8V & ≥ 19V	-10~22	≤ -8V & ≥ 19V
4	Body Diode 전압 (at VGS=-5V)	V	≤ 4.5	4.1	≤ 4.5
5	Qualification (JEDEC 기준)		Full Qualification	-	-
6	Short Circuit Withstand time (VDD=800V, VGS=15V)	㎲	≥ 5	-	≥ 5

□  개발 내용

ㅇ 온-저항을 최소화한 1200V급 SiC MOSFET 제품 상용화 개발

- 1200V/13mΩ, 21mΩ, 45mΩ급 3종
ㅇ 온-저항 최소화를 위한 SiC MOSFET 구조 최적화

- TCAD simulation 기반 SiC epi-layer 최적화 설계

- Active cell 및 edge termination 구조 최적화

ㅇ 국제인증(JEDEC) 기준에 적합한 신뢰성 확보

- JEDEC Full qualification 수준(JC-70.2 포함)의 공인기관 신뢰성 인증

- AGG324 수준의 Dynamic Reliability (Dynamic Reverse Bias, Dynamic Gate Bias,

Dynamic H3TRB)에 대한 검증

ㅇ 제품 상용화를 위한 공정 안정화 및 수율 확보

- 최적화 구조 확보 후 단일 패턴으로 양산 수준의 수율 달성

□ TRL 핵심기술요소(CTE)

핵심 기술요소		최종단계	생산수준 또는 결과물	시험평가 환경
1	SiC MOSFET 신뢰성 평가	TRL8	JEDEC Full qualification 수준 신뢰성 확보	JEDEC 기준 신뢰성 및 성능 평가

3. 국내외 기술 동향

ㅇ 국내 일부 기업 및 연구원에서 1.2㎸ SiC SBD 및 MOSFET 소자의 개발 단계에 있음.

ㅇ Wolfspeed, Infineon 등과 같은 글로벌 기업을 중심으로 1.2KV Low RDS(ON) SiC 기반 전력반도체 소자의 상용화가 이루어지고 있음.

4. 지원 필요성

□ 기술적 지원필요성

ㅇ 개발하고자 하는 기술은 태양광·풍력, 산업용 전기기기등의 고효율화를 앞당길 수 있는 대표적인 저탄소·친환경 전기기술임

ㅇ SiC 전력반도체는 전기에너지를 기존 기술보다 5 – 10% 절감할 수 있는 에너지 절약기술로 세계 주요국이 국책연구사업으로 수행하고 있음. 2015년 미국 오바마 행정부부터 시행된 약 3억달러 규모의 PowerAmerica 프로그램이 대표적임.

ㅇ 한국의 경우 1.2㎸ 및 1.7㎸급 SiC 전력반도체소자의 개발에는 성공하였으나, 아직까지 설계 및 공정의 최적화가 완전히 이루어지지 못해 관련 기업의 기술 및 시장경쟁력이 취약한 상태임.

ㅇ 따라서 정부 지원을 바탕으로 기술 고도화를 통한 기업의 기술 및 시장경쟁력 강화가 시급한 상태임.

□ 경제적 지원필요성

ㅇ 정부 지원을 바탕으로 기술개발이 이루어질 경우, 2027년 63억 달러 규모가 될 것으로 예상되는 SiC 전력반도체시장에서의 점유율 향상이 가능할 것으로 판단됨.

ㅇ 개발하고자 하는 기술은 고효율 친환경 산업 및 기존 가전기기, 산업용 전기기기 고효율화에 필수적인 기술로, 앞으로 에너지 산업 분야뿐만 아니라 우주·항공, 차세대 e-모빌리티와 같은 미래선도형 산업에도 적용이 가능함.

ㅇ 정부 지원을 통한 기술 고도화가 완료되면 기술 자립을 통한 국내 관련 기업의 시장 경쟁력 강화와 함께 수출 경쟁력도 증가할 것으로 판단됨.

□ 정부/정책적 지원필요성

ㅇ 개발 대상 제품인 1200V급 SiC 전력반도체소자는 국내 일부 기업에서 기술 및 제품 개발이 완료되었으나, 아직까지 설계 및 공정 최적화가 완전히 이루어지지 않아 국외 선도기업 제품 대비 시장경쟁력이 약한 상태임.

ㅇ 2021년 자동차용 반도체 공급부족 사태에서 볼 수 있듯이 전력반도체소자 특히 특성이 뛰어난 SiC 전력반도체소자는 국제 산업적, 정치적 환경에 따라 전략기술화할 가능성이 매우 높음.

ㅇ 따라서 정부 지원을 통한 기술 고도화 및 자립화가 시급한 실정임.

5. 활용방안 및 기대효과

□ 활용방안

ㅇ 태양광·풍력, ESS 등 친환경 산업 분야용 전력모듈 기술개발에 활용

ㅇ 산업용 전기기기 시스템용 전력모듈 개발에 활용

□ 기술적 기대효과

ㅇ SiC 전력반도체소자 양산 기술 내재화 및 관련 기업의 기술경쟁력 확보

□ 경제적 기대효과

ㅇ SiC 전력반도체소자 관련 국내 기업의 시장경쟁력 확보

ㅇ 국내 관련 기업의 SiC 전력반도체소자 시장 점유율 증대

□ 기타 사회․문화적 측면의 기대효과 및 파급효과

ㅇ 친환경 전기기기 및 시스템 적용 기술개발을 통한 탄소중립화에 기여

ㅇ SiC 전력반도체 관련 산업 분야 확대를 통한 고용 증대

□ 규제개선 요구사항(규제개선 과제 해당되는 경우)

6. 지원기간/예산/추진체계

ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월)

ㅇ 정부출연금 :  ‘24년 8억원 이내(총 정부출연금 24억원 이내)

ㅇ 주관기관 : 영리기관

ㅇ 기술료 징수여부 : 징수

[참고] 화합물전력반도체고도화기술개발

실무작업반 명단

순번	실무작업반
	성명	소속	직위
1	장동근	세미파워렉스	대표
2	양창헌	SK파워텍	소장
3	노진호	성진TS	소장
4	윤상원	서울대학교	교수
5	고상기	코닉스	연구소장
6	정순묵	SK실트론	프로
7	윤영준	안동대학교	교수
8	김종석	한양대학교	교수
9	박윤환	워프솔루션	이사
10	홍남표	국민대학교	교수

②

차세대지능형반도체기술개발(설계,제조) (시스템반도체상용화설계)

관리번호

차세대SOC-품목-06

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

과제유형

□ 원천기술   ■ 혁신제품

반도체소자 및 시스템

전기전자부품

융합유형

■ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  □ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형R&D  □ 복수형 R&D □ 국가핵심기술  □ 서비스형  □ 안전과제  □ 탄소중립  □ 국제공동 R&D □ 원스톱형  □ 통합형  □ 초격차

R&D 자율성트랙 유형

■ R&D 자율성트랙(일반)  □ R&D 자율성트랙(지정)

품목명

초소형/고화질 3D 내시경용 CMOS 영상센서

품목코드

(HSK10)

류

호

소호

통계부호

8

5

2

3

5

2

9

0

0

0

(TRL : [시작] 5단계 〜 [종료] 7단계)

1. 개념 및 개발내용

□ 개념

ㅇ 일반적인 영상 센싱 환경과는 달리 어두운 생체 내 낮은 광량 환경에서도 3D 영상 획득이 가능한 내시경용 초소형/고화질 CMOS 영상 센서 기술

- 제품형태: 캡슐형/일회용/최소 침습 수술 등 다양한 내시경 응용 분야의 영상 처리 시스템과 연동 가능한 내시경용 CMOS 영상 센서 개발. 특히, 내시경 환경을 고려한 초소형, 고화질, 3D 영상 지원

□ 개발내용

ㅇ 낮은 광량 환경에서도 3D 영상 획득이 가능한 내시경용 초소형/고화질 CMOS 영상 센서 기술과 디지털 줌을 위한 영상 처리 기술

ㅇ CMOS 영상 센서 기술

- 어두운 생체 내 환경(0.01lx 이하)에서도 고품질 영상을 제공할 수 있는 생체 이미징 기술

- 인체 내 수분, 구성물질 등 환경에 따라 고품질의 영상 획득 기술

- 시술/수술 환경을 고려한 입체 영상 (3D) 지원이 가능한 CMOS 픽셀 기술

ㅇ 초소형 설계 기술

- 인체 내 동작 환경에서 높은 신뢰도로 동작할 수 있는 초소형/저전력 CMOS 영상 센서 개발

- 최소 침습 수술 및 치료 기능과 집적을 위하여 제한된 사이즈 내에서 고분해능을 제공할 수 있는 초소형 CMOS영상 센서 소형화 설계 및 초소형 패키징 기술

ㅇ 고성능/실시간 설계 기술

- 데이터 손실과 지연 없는 대용량 실시간 영상 전송 기술 (전송거리 3m 기준)

- 실시간 임상 지원을 위한 이미지 프로세싱 및 인식 기술

- 광학 센서로 볼 수 없는 조직 내 질병 검출을 위한 초음파/형광/IR 등 다종 광원 기술과 검출 기술 개발

연구개발계획서 제출시 다음의 항목의 정량적 목표치 및 상용화 수준 제시 필수

저조도 환경(lx), 해상도, 3D 영상지원 여부, 픽셀사이즈(um), 이미지 프레임 레이트(fps), 다중 광원 기술(종), Standard 기반 interface 기술

2. 지원 필요성

□ 지원 필요성

ㅇ (정책적 측면) 내시경 등의 생체 내 영상 처리와 같은 의료 정보를 활용 하기 위한 정책적 지원이 요구됨. 특히, 올림푸스 및 소니 등은 내시경용 CIS 개발을 위한 합작회사를 설립하는 등 세계적 경쟁 치열해지고 있음. 국내에서는 캡슐형 내시경, 복강경 등을 개발/제품화하였으나, 핵심 기술인 내시경용 CIS 제품화 사례 없어, 정부 지원을 통한 원천 기술 확보 필수

ㅇ (기술적 측면) 내시경에 대한 높은 채택률, 최소 침습 절차에 대한 환자와 의사의 선호도증가 등의 요인은 내시경 기술의 지속적인 발전에 기인할 수 있음. 그러나 국내의 경우 핵심 기술이 내시경용 CIS 기술에 대한 제품화 사례가 없으므로 제품화에 대한 원천 기술이 필요함

ㅇ (시장적 측면) 영상센서를 위한 원천 기술 및 개발 환경에 필요한 재료/장비가 고가이므로 국제 시장에서 경쟁력을 확보하기 위한 기술 개발을 위해서는 경제적 지원이 필수적임

ㅇ (사회적 측면) 초소형, 고성능, 고해상도 내시경 장비 개발을 통해 의료 서비스 개선 기대

□ 활용분야

ㅇ 최소 침습 시술 및 수술을 지원하기 위한 캡슐형/일회용 내시경이나 복강경 등을 위장, 신장, 심장, 신경과, 산부인과, 간이식 외과 분야를 중심으로 의료기기 개발 가능

3. 지원기간/예산/추진체계

ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 ~ 3차년도 : 각각 12개월)

ㅇ 정부지원연구개발비 :  ‘24년 6억원 이내(총 정부출연금 22억원 이내)

ㅇ 주관연구개발기관 : 중소·중견기업

ㅇ 기술료 징수여부 : 징수

ㅇ 기타 : 수요기업 참여필수

관리번호

차세대SOC-품목-07

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

과제유형

□ 원천기술   ■ 혁신제품

반도체소자 및 시스템

전기전자부품

융합유형

■ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  □ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형R&D  □ 복수형 R&D □ 국가핵심기술  □ 서비스형  □ 안전과제  □ 탄소중립  □ 국제공동 R&D □ 원스톱형  □ 통합형  □ 초격차

R&D 자율성트랙 유형

■ R&D 자율성트랙(일반)  □ R&D 자율성트랙(지정)

품목명

디지털 치과 응용 경량 인공지능 SoC 기반 지능형 스캐너 플랫폼

품목코드

(HSK10)

류

호

소호

통계부호

8

5

2

3

5

2

9

0

0

0

(TRL :  [시작] 5단계 〜 [종료] 7단계)

1. 개념 및 개발내용

□ 개념

ㅇ 의료 영상 진단, 치료 계획 수립, 보철물 디자인 등을 지원할 수 있는 경량 인공지능 SoC 시스템

- 제품형태 : 치과진료 임상의사의 결정을 지원할 수 있는 경량형 인공지능 플랫폼. 치료용 스캐너와 보철물 제작 시스템 등 외부 인터페이스와 연동하여 동작

- 기술형태 : 영상진단, 치료계획 수립, 보철물 디자인을 지원할 수 있는 경량 소프트웨어, 주변기기(스캐너, 보철물제작 시스템) 인터페이스가 통합된 지능형 SoC 하드웨어

□ 개발내용

ㅇ 치과 진료용 영상진단, 치료계획 수립, 보철물 디자인 등을 지원할 수 있는 경량 인공지능 SoC 시스템 개발 (소프트웨어, 하드웨어 통합)

- 소프트웨어 요구 사항

* 영상 환경 및 특징점 추출 소프트웨어 개발

* CT 데이터와 스캔 데이터의 자동 합성 소프트웨어 개발

* 인공지능 기반 치료 계획 수립 소프트웨어 개발

* 임상의사결정 지원 및 제어 소프트웨어 개발

- 하드웨어 요구 사항

* 경량 인공지능 지원 SoC

* 스캐너 연동 인터페이스

* 보철물 제작 시스템 연동 인터페이스

* 임상의사결정 지원 인터페이스

ㅇ 치과 진료용 경량 인공지능 소프트웨어 개발

- 경량 인공지능 처리를 위한 데이터 수집,저장,분석 등 관리 기술 개발

- 인텔리전트 엣지용 영상 환경 합성 및 특징점 추출 엔진 개발

- 영상처리용 경량 인공지능 기반 알고리즘 개발

- CT 데이터와 구강 내 스캔 데이터의 auto merge 기술 개발

- 임상의사결정 기원 및 주변 기기 제어 기술 개발

ㅇ 치과 진료용 경량 인공지능 하드웨어 SoC 개발

- 환자 피폭 최소화를 위한 고속 영상획득, 저장, 관리 시스템 개발

- 인공지능 학습 및 판단 수행을 위한 고속 저전력 가속엔진 기술 개발

- 영상 획득을 위한 스캐너 인터페이스 SoC 집적

- 보철물 제작 자동화를 위한 보철물 제작 인터페이스 SoC 집적

- 임상의사결정 지원을 위한 인터페이스 설계/구축

연구개발계획서 제출시 다음의 항목의 정량적 목표치 및 상용화 수준 제시 필수

영상획득/처리시간(초), 영상진단-특징점추출(개), 영상진단-해부학적 특징점 인식 정확도(mm), 임상 의사결정 지원 계획 도출(분), 치과 의료 지원을 위한 외부 인터페이스 연동(개)

2. 지원 필요성

□ 지원 필요성

ㅇ (정책적 측면) 인공지능 기반 디지털 치과 기술의 기반 기술을 확보하기 위한 전방위적 기반 기술 확보를 위하여 정책적 지원 필요

ㅇ (기술적 측면) 전문화된 스캔, CAD/CAM, 3D 프린터 등의 장비를 이용한 진단과 기공 과정의 디지털화는 교정, 보철제작과 시술 등 다양한 치과치료 분야에서 저비용 고품질의 서비스 제공을 가능하게 함으로써 환자 개개인에게 다양한 맞춤 진료를 제공할 수 있어 지속적인 기술 상용화 추세

ㅇ (시장적 측면) 영상센서를 위한 원천 기술 및 개발 환경에 필요한 재료/장비가 고가이므로 국제 시장에서 경쟁력을 확보하기 위한 기술 개발을 위해서는 경제적 지원이 필수적임

ㅇ (사회적 측면) 치과 진료의 환자 편의성 개선 기대

□ 활용분야

ㅇ 치과 진료의 디지털화를 통한 빠르고 효율적인 인공지능 치과 진료 시스템 구축 활용

3. 지원기간/예산/추진체계

ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 ~ 3차년도 : 각각 12개월)

ㅇ 정부지원연구개발비 :  ‘24년 6억원 이내(총 정부출연금 22억원 이내)

ㅇ 주관연구개발기관 : 중소·중견기업

ㅇ 기술료 징수여부 : 징수

③

민관공동투자반도체고급인력양성

품목번호	민관공동-품목-09			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 소자 및 시스템
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형R&D □ 복수형 R&D □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 R&D □ 원스톱형 □ 통합형 □ 초격차
R&D 자율성트랙 유형	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	LLM 가속을 위한 CXL 기반 PNM 아키텍처 및 시뮬레이션 플랫폼 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	3		1	1	9	0	9	0	0	0
1. 개념 및 개발내용
□ 개념 ㅇ Transformer 기반 LLM과 같은 인공지능 응용의 가속을 위한 CXL 인터페이스 기반의 PNM(Processing Near Memory) 아키텍처 및 시뮬레이션 플랫폼 개발 - 제품형태 : DDR 기반 DRAM에 호환되며 이기종 연산 유닛이 포함된 PNM 엔진, PNM 엔진을 포함한 CXL 디바이스 - 기술형태 : CXL 디바이스 시뮬레이션을 위한 시스템 레벨 시뮬레이터 및 FPGA 검증 플랫폼, CXL 기반 PNM 아키텍처 설계 기술, DRAM과 PNM을 호환할 수 있는 CXL Controller 설계 기술 □ 개발내용 ㅇ 반도체 산업계 수요를 반영한 도전적 탐색형 연구개발 과제를 수행하면서, 투자기업 엔지니어의 멘토링을 받고 일정 자격검증 기준을 통과한 반도체고급인력 양성 ㅇ PNM 엔진을 포함하는 CXL 디바이스 내부 아키텍처 구조 개발 - LLM 가속을 위한 CXL 기반의 PNM 아키텍처 개발 - PNM과 호환 가능한 CXL Controller 기술 개발 ㅇ CXL 디바이스 시뮬레이션 플랫폼 개발 - 소프트웨어 기반 시스템 레벨 CXL 시뮬레이터 개발 - CXL 인터페이스 지원 FPGA 보드를 이용한 하드웨어 수준의 시뮬레이션 검증 플랫폼 개발 ㅇ CXL 메모리 디바이스 내 LLM 가속을 위한 가속기 개발 - LLM 가속을 위한 CXL 기반의 대용량 메모리 디바이스 내 PNM 아키텍처 개발 - 다양한 LLM 모델의 PNM 성능 측정을 위한 SW 기반 성능 시뮬레이터 개발 - CXL 인터페이스 지원 FPGA 보드를 이용한 하드웨어 레벨 플랫폼 개발
2. 지원 필요성
□ 지원 필요성 ㅇ (정책적 측면) INTEL, ARM, AMD, NVIDIA 등 세계 유수 기업이 CXL 컨소시엄의 멤버로서 CXL에 대한 연구에 박차를 가하고 있으므로, 국내 핵심기술로 거듭나기 위한 정부 지원의 필요성이 큼 ㅇ (기술적 측면) CXL 인터페이스 기반 메모리 디바이스는 플러그인 형태로 기존 시스템의 변경 없이 높은 대역폭의 메모리 확장을 가능하게 함 - LLM workload는 GEMV 연산이 전체 연산의 60-80%를 차지함. GEMV를 메모리 디바이스 내의 연산장치(PNM)를 통해 연산한다면 CPU/GPU/NPU로의 데이터 이동을 최소화하며 인공지능 응용을 가속할 수 있음 - CXL 인터페이스와 PNM 장치를 결합한 차세대 메모리 디바이스는 높은 확장성과 데이터 이동을 최소화하는 구조를 통해 인공지능 응용 서버에서의 성능 향상 및 전력 소비 감소를 기대할 수 있음 - 현재 CXL HW/SW 생태계가 안정화되지 않았기 때문에 직접 모든 HW 및 SW를 구현하여 실험 환경을 구축하지 않는 이상 CXL 관련 연구를 진행하는 데 어려움이 있음. CXL 시뮬레이션 플랫폼 구축을 통해 개발 비용과 시간을 최소화할 수 있음 ㅇ (시장적 측면) 최근 인공지능 분야에서 사용하고 있는 Transformer 기반 LLM은 대용량의 데이터 처리가 필요하여 대용량 메모리 시스템 사양을 요구함 □ 활용분야 ㅇ 인공지능 (AI) 및 기계 학습에 적용 ㅇ 클라우드 컴퓨팅 및 데이터 센터의 대규모 데이터 처리용 CXL 및 PNM에 적용
3. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 ~ 3차년도 : 각각 12개월) ㅇ 정부지원연구개발비 : ‘24년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) 3) 민간 투자기업과 수행기관간의 지식재산권 협약을 통해 민간 투자기업에 연구개발의 모든 성과물의 무상통상실시권과 우선매입권한을 허여 ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 45%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용, 국제공동R&D의 경우 인건비 중 석박사 인건비 비중 적용 예외 가능)